本篇内容介绍了“Linux系统中怎么使用Makefile”的有关知识，在实际案例的操作过程中，不少人都会遇到这样的困境，接下来就让小编带领大家学习一下如何处理这些情况吧！希望大家仔细阅读，能够学有所成！
1.Makefile简介
使用GNU Make工具来管理程序是每个Linux工程师必须掌握的技能。Make能够使整个程序的编译、链接只需要一个命令(make)就可以完成。Make的工作主要依赖于一个叫为Makefile的文件。Makefile文件描述了整个程序的编译，连接等规则。其中包括：工程中的哪些源文件需要编译以及如何编译，如何最后产生我们想要得可执行文件。
2、Makefile构成-规则
Makefile中最重要的组成部分是“规则”规则：用于说明如何生成目标文件，规则的格式如下：targets : prerequisitescommand目标 依赖 命令特别提供：命令需要使用【TAB】键空格
3、Makefile构成-伪目标
Makefile中把那些只包含命令，没有任何依赖的目标称为”伪目标”(phony targets)..PHONY : cleanclean :rm –f hello main.o func.o“.PHONY” 将“clean”目标声明为伪目标
4、Makefile构成-最终目标
1.当一个makefile中有多条规则时，如何单独执行某条规则？ make led.o （带一个目标名，自动判断）\2. 如果用户没有指定执行某一条规则，make会默认执行makefile中的第1条规则，而这条规则中的目标称之为：最终目标
5、Makefile规则-变量
使用变量前：app1: app1.o func1.o func2.ogcc app1.o func1.o func2.o -o app1app2: app2.o func1.o func2.ogcc app2.o func1.o func2.o -o app2使用变量后：obj=func1.o func2.oapp1: app1.o (obj) -o app1app2: app2.o (obj) -o app2重复使用的名字，可以用变量表示。没有特别的类型区别。使用时加在中，用户除了可以自己定义变量外，还可以使用存在存在系统已经定义好的默认变量。^：代表所有的依赖文件 ：代表目标这些都是相对于目标名和依赖名来说的，如led.o:led.S这些都是相对于目标名和依赖名来说的，如led.o:led.S
6、Makefile规则-变量
使用前：led.o : led.Sarm-linux-gcc -g –o led.o -c led.S使用后：led.o : led.Sarm-linux-gcc -g –o ^
7、Makefile构成-通用规则
当一个makefile中有许多类似的规则时，如何将这些规则合并为一条通用规则？%.o :%.S arm-linux-gcc -g -o kslasjd -o klsdjalkdj3.使用技巧-去回显Makefile中“#”字符后的内容被视作注释。hello: hello.c@gcc hello.c –o hello@:@:取消回显 （演示）
3.使用技巧-文件名make命令默认在当前目录下寻找名字为makefile或者Makefile的工程文件，当名字不为这两者之一时，可以使用如下方法指定：make –f 文件名是Makefile文件
“Linux系统中怎么使用Makefile”的内容就介绍到这里了，感谢大家的阅读。如果想了解更多行业相关的知识可以关注编程网网站，小编将为大家输出更多高质量的实用文章！
